EMC测试整改：如何降低产品电磁发射EMI的常用技巧

一、什么是电磁干扰

电磁干扰（EMI）是系统上的电磁噪声的辐射或感应。与大多数电磁电路组件一样，直流电机是EMI的常见来源。它们是潜在的噪声源，可以产生共模电流。EMI可能导致性能下降，数据损坏，或者如果足够强可能导致系统完全失效。

二 、电磁发射EMI的产生（直流电动机为例）

电弧放电（有时称为电弧放电或电弧）是电流特性，其中电流可以流过空气或其他通常不导电的材料。你可能已经看到两根电线之间或火车或有轨电车的电源轨上产生电弧的情况。这跟电火花是不一样的，因为电弧是连续的，虽然它们看起来确实相似。

虽然电弧可用于焊接和照明，但在某些情况下它可能是EMI的来源。在直流电动机中，由于转子绕组中电流的周期性中断，电弧可能是常见的。这种非常高频的光谱内容，可以表现为叠加在其他信号上的宽带噪声，而直流电机的结构为共模电流提供了路径。

辐射和传导发射的另一个来源可能来自驱动电路。理想情况下，典型的H桥电路应为电机提供恒定电流，但由于驱动电路中电流的快速和频繁切换，该电流具有快速上升时间尖峰。另一个重要问题是通常电机离驱动器很远，这会在电机引线和设备框架之间产生相当大的环路面积。辐射电位是环路面积的直接函数;环越大，EMI噪声越大。

三、如何降低电磁发射：

降低EMI的方法有很多，包括：机壳接地、降低辐射和传导噪声、降低共模电流、屏蔽、滤波、隔离、铁氧体磁环、信号边沿控制以及在PCB中增加电源和GND层等等。在应用中可以灵活使用以上方法，其中屏蔽是相对简单的机械学方法，成本较高，不适用于手持和便携式设备；滤波和信号边沿控制对于低频信号有效，不适合当前广泛应用的高速信号。另外，使用EMI/RFI滤波器这些被动元器件，会增加成本。

四、避免在PCB设计中出现电磁问题的7个技巧

技巧1：将PCB接地

降低EMI的一个重要途径是设计PCB接地层。第一步是使PCB电路板总面积内的接地面积尽可能大，这样可以减少发射、串扰和噪声。将每个元器件连接到接地点或接地层时必须特别小心，如果不这样做，就不能充分利用可靠的接地层的中和效果。

一个特别复杂的PCB设计有几个稳定的电压。理想情况下，每个参考电压都有自己对应的接地层。但是，如果接地层太多会增加PCB的制造成本，使价格过高。折中的办法是在三到五个不同的位置分别使用接地层，每一个接地层可包含多个接地部分。这样不仅控制了电路板的制造成本，同时也降低了EMI和EMC。

如果想使EMC*小，低阻抗接地系统十分重要。在多层PCB中，**有一个可靠的接地层，而不是一个铜平衡块(copper thieving)或散乱的接地层，因为它具有低阻抗，可提供电流通路，是**的反向信号源。

为解决多层PCB中的EMC问题，**有一个可靠的接地层，而不是铜平衡块(copper thieving)或散乱的接地层

信号返回地面的时长也非常重要。信号往返于信号源的时间必须相当，否则会产生类似天线的现象，使辐射的能量成为EMI的一部分。同样，向/从信号源传输电流的走线应尽可能短，如果源路径和返回路径的长度不相等，则会产生接地反弹，这也会产生EMI。

技巧2：区分EMI

由于EMI不同，一个很好的EMC设计规则是将模拟电路和数字电路分开。模拟电路的安培数较高或者说电流较大，应远离高速走线或开关信号。如果可能的话，应使用接地信号保护它们。在多层PCB上，模拟走线的布线应在一个接地层上，而开关走线或高速走线应在另一个接地层。因此，不同特性的信号就分开了。

有时可以用一个低通滤波器来消除与周围走线耦合的高频噪声。滤波器可以抑制噪声，返回稳定的电流。将模拟信号和数字信号的接地层分开很重要。由于模拟电路和数字电路有各自独特的特性，将它们分开至关重要。数字信号应该有数字接地，模拟信号应该终止于模拟接地。

在数字电路设计中，有经验的PCB布局和设计工程师会特别注意高速信号和时钟。在高速情况下，信号和时钟应尽可能短并邻近接地层，因为如前所述，接地层可使串扰、噪声和辐射保持在可控制的范围。数字信号也应远离电源平面。如果距离很近，就会产生噪声或感应，从而削弱信号。

技巧3：串扰和走线是重点

走线对确保电流的正常流动特别重要。如果电流来自振荡器或其它类似设备，那么让电流与接地层分开，或者不让电流与另一条走线并行，尤其重要。两个并行的高速信号会产生EMC和EMI，特别是串扰。必须使电阻路径*短，返回电流路径也尽可能短。返回路径走线的长度应与发送走线的长度相同。

对于EMI，一条叫做“侵犯走线”，另一条则是“受害走线”。电感和电容耦合会因为电磁场的存在而影响“受害”走线，从而在“受害走线”上产生正向和反向电流。这样的话，在信号的发送长度和接收长度几乎相等的稳定环境中就会产生纹波。

在一个平衡良好、走线稳定的环境中，感应电流应相互抵消，从而消除串扰。但是，我们身处不完美的世界，这样的事不会发生。因此，我们的目标是必须将所有走线的串扰保持在*小水平。如果使并行走线之间的宽度为走线宽度的两倍，则串扰的影响可降至*低。例如，如果走线宽度为5密耳，则两条并行走线之间的*小距离应为10密耳或更大。随着新材料和新的元器件不断出现，PCB设计人员还必须继续应对电磁兼容性和干扰问题。

技巧4：去耦电容

去耦电容可减少串扰的不良影响，它们应位于设备的电源引脚和接地引脚之间，这样可以确保交流阻抗较低，减少噪声和串扰。为了在宽频率范围内实现低阻抗，应使用多个去耦电容。

放置去耦电容的一个重要原则是，电容值*小的电容器要尽可能靠近设备，以减少对走线产生电感影响。这一特定的电容器尽可能靠近设备的电源引脚或电源走线，并将电容器的焊盘直接连到过孔或接地层。如果走线较长，请使用多个过孔，使接地阻抗*小。

技巧5：避免90°角

为降低EMI，应避免走线、过孔及其它元器件形成90°角，因为直角会产生辐射。在该角处电容会增加，特性阻抗也会发生变化，导致反射，继而引起EMI。要避免90°角，走线应至少以两个45°角布线到拐角处。

技巧6：使用过孔需谨慎

在几乎所有PCB布局中，都必须使用过孔在不同层之间提供导电连接。PCB布局工程师需特别小心，因为过孔会产生电感和电容。在某些情况下，它们还会产生反射，因为在走线中制作过孔时，特性阻抗会发生变化。同样要记住的是，过孔会增加走线长度，需要进行匹配。如果是差分走线，应尽可能避免过孔。如果不能避免，则应在两条走线中都使用过孔，以补偿信号和返回路径中的延迟。

技巧7：电缆和物理屏蔽

承载数字电路和模拟电流的电缆会产生寄生电容和电感，引起很多EMC相关问题。如果使用双绞线电缆，则会保持较低的耦合水平，消除产生的磁场。对于高频信号，必须使用屏蔽电缆，其正面和背面均接地，消除EMI干扰。

物理屏蔽是用金属封装包住整个或部分系统，防止EMI进入PCB电路。这种屏蔽就像是封闭的接地导电容器，可减小天线环路尺寸并吸收EMI。

*后需要提醒大家，做电磁兼容发射试验EMC辐射发射试验**选择专业的国家认证认可CNAS机构进行测试，首先保证测试用的仪器测试数据的准确性，专业的技术人员，对标准的理解，按照标准科学进行固定安装、摆放位置等也会对检测结果有一定影响。

有很多厂家为何去别的实验室，测试限值是没问题的，但是去专业机构认证的时候，发现测试是没有通过的，有的是跟测试用的仪器精准度、场地的要求等息息相关。

电磁兼容EMC试验找罗工，产品一站式环境可靠性及电磁兼容测试认证服务，出具国家承认的CNAS和CMA检测报告。